

Chap 1 Rappels

1. Généralités

2. Systèmes Combinatoires

1. Multiplexeurs, Codeurs, Décodeurs
2. Incrémenteurs
3. Comparateurs
4. Nombres Signés - Complément à 2
5. Addition


3. Systèmes Séquentiels

1. Bascules
2. Registres
3. Compteurs

- ELECTRONIQUE NUMERIQUE
 - Combinatoire
 - Séquentiel

Electronique combinatoire


- Un circuit est dit combinatoire si la valeur de ses sorties ne dépend que de la valeur actuelle des entrées



- Une même combinaison en entrée DONNERA TOUJOURS la même valeur en sortie (après un temps de latence)

Électronique Séquentielle

- Un circuit est dit séquentiel si la valeur de ses sorties dépend de la combinaison de ses entrées ET de l'état du système



- Une même combinaison en entrée NE DONNERA PAS TOUJOURS la même valeur en sortie

Rappels de Combinatoire

- Portes Logiques
- Incrémenteurs
- Multiplexeurs
- Codeurs/Décodeurs
- Compareurs
- Nombres Signés
- Additionneurs
- Soustracteurs


Rappels algèbre de Boole

OU (Dualité)	$(A + B) + C = A + (B + C) = A + B + C$ $A + B = B + A$ $A + A = A$ $A + 0 = A$ $A + 1 = 1$
ET (Dualité)	$(A \cdot B) \cdot C = A \cdot (B \cdot C) = A \cdot B \cdot C$ $A \cdot B = B \cdot A$ $A \cdot A = A$ $A \cdot 1 = A$ $A \cdot 0 = 0$
Distributivité	$A \cdot (B + C) = (A \cdot B) + (A \cdot C)$ $A + (B \cdot C) = (A + B) \cdot (A + C)$

NON	$\overline{\overline{A}} = A$ $\overline{\overline{A}} + A = 1$ $\overline{\overline{A}} \cdot A = 0$
Loi d'absorption	$A + (A \cdot B) = A$ $A \cdot (A + B) = A$
De Morgan	$\overline{A \cdot B \cdot C \cdot \dots} = \overline{A} + \overline{B} + \overline{C} + \dots$ $\overline{A + B + C + \dots} = \overline{A} \cdot \overline{B} \cdot \overline{C} \cdot \dots$
OU exclusif	$A \oplus B = (A + B) \cdot \overline{(A \cdot B)}$ $A \oplus B = (A \cdot B) + (B \cdot \overline{A})$ $A \oplus B = \overline{(A \cdot B)} + (\overline{A} \cdot \overline{B})$ $A \oplus B = (A + B) \cdot (\overline{A} + \overline{B})$ $A \oplus B = \overline{A} \cdot B + A \cdot \overline{B}$


Multiplexeurs

- Dispositif d'aiguillage
 - Une des entrées passe en sortie



Démultiplexeurs

- Dispositif d'aiguillage
- L'entrée passe sur une des sorties



Exercice

- A l'aide de multiplexeurs réaliser les équations suivantes
- $S = a.b$
- $S = a + b$
- $S = a \oplus b$
- $S = \neg(a + b) + \neg(b + c)$
- $S = a + b.\neg c$

Codeurs

- 2^N entrées $\rightarrow$ N sorties

E3	E2	E1	E0	S1	S0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

$$S1 = \overline{E3}.\overline{E2}.\overline{E1}.\overline{E0} + E3.\overline{E2}.\overline{E1}.\overline{E0} = \overline{E1}.\overline{E0}.(E3 \oplus E2)$$

$$S0 = \overline{E3}.\overline{E2}.\overline{E1}.E0 + \overline{E3}.\overline{E2}.E1.\overline{E0} = \overline{E2}.\overline{E0}.(E3 \oplus E1)$$

Décodeurs


- N entrées $\rightarrow 2^N$ sorties

E1	E0	S3	S2	S1	S0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

- $S0 = \overline{E1} \cdot \overline{E0}$
- $S1 = \overline{E1} \cdot E0$
- $S2 = E1 \cdot \overline{E0}$
- $S3 = E1 \cdot E0$

Détecteur d'égalité

- Pour deux mots de 1 bit



- Pour deux mots de n bits
 - Égalité si les bits sont égaux deux à deux

$$Egal = \overline{A_0 \oplus B_0} \cdot \overline{A_1 \oplus B_1} \dots \overline{A_{n-1} \oplus B_{n-1}}$$


Détecteur de Supériorité

- Exemple sur deux mots A et B de 4 bits
 - $A > B$ si $A(3) > B(3)$ (soit $A(3)=1$ ET $B(3)=0$)
OU
 - $A > B$ si $A(3) = B(3)$ ET $A(2) > B(2)$
OU
 - $A > B$ si $A(3)A(2) = B(3)B(2)$ ET $A(1) > B(1)$
OU
 - $A > B$ si $A(3)A(2)A(1) = B(3)B(2)B(1)$ ET $A(0) > B(0)$

$$\begin{aligned} Sup = & A_3 \overline{B_3} + \overline{A_3 \oplus B_3} \cdot A_2 \overline{B_2} + \overline{A_3 \oplus B_3} \cdot \overline{A_2 \oplus B_2} \cdot A_1 \overline{B_1} \\ & + \overline{A_3 \oplus B_3} \cdot \overline{A_2 \oplus B_2} \cdot \overline{A_1 \oplus B_1} \cdot A_0 \overline{B_0} \end{aligned}$$


Détecteur de Supériorité

- Schéma Portes (pour 3 bits)



Détecteur d'infériorité

- Raisonnement analogue à supériorité
 - $A < B$ si
 - A n'est pas égal à B
 - A n'est pas supérieur à B



Incrémenteur

$$S0 = \overline{E0}$$

$$S1 = E1 \oplus E0$$


$$S2 = E2 \oplus (E1.E0)$$

$$S3 = E3 \oplus (E2.E1.E0)$$

E3	E2	E1	E0	S3	S2	S1	S0
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	1	0	1	0
1	0	1	0	1	0	1	1
1	0	1	1	1	1	0	0
1	1	0	0	1	1	0	1
1	1	0	1	1	1	1	0
1	1	1	0	1	1	1	1
1	1	1	1	0	0	0	0

Incrémenteur

- Schémas portes



Nombres Signés

- Codage complément à 2
- Introduction d'un bit de signe
- Bit de poids fort (MSB: Most Significant Bit)
- 0: Nombre positif
- 1: Nombre négatif
- Exemple

■ +3: 0 0 1 1

$$= -0 \times 2^3 + 0 \times 2^2 + 1 \times 2^1 + 1 \times 2^0$$

■ -3: 1 1 0 1

$$= -1 \times 2^3 + 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0$$

Complément à 2

- Passage d'un nombre à son complément à 2
- Méthode 1:
- Nombre à complémenter
- Complément à 1
- Ajouter 1
- Complément à 2
- Méthode 2:
- A partir du poids faible (LSB: Least Significant Bit)
- Laisser inchangés tous les bits jusqu'au 1er '1' inclus
- Complémenter tous les bits restants

$$\begin{array}{r} 0101000 \quad (+40) \\ 1010111 \\ + \quad \quad \quad 1 \\ \hline 1011000 \quad (-40) \end{array}$$


$$\begin{array}{r} 010\mathbf{1}000 \quad (+40) \\ 101\mathbf{1}000 \quad (-40) \end{array}$$

Nombres Signés

- Intérêt de la complémentation à 2
- Le codage des nombres positifs est identique
- Unicité du 0
- Utilisation des opérateurs non signés
 - Pour l'addition
 - Pour la soustraction

Demi-Additionneur

- Half-Adder (HA)
- 2 entrées (A,B)
- 1 sortie somme (S)
- 1 sortie retenue (Cout)



A	B	Cout	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

$$S = A \oplus B$$

$$Cout = A.B$$

Additionneur Complet

- Full-Adder (FA)
- 2 entrées (A,B)
- 1 entrée retenue (Cin)
- 1 sortie somme (S)
- 1 sortie retenue (Cout)


Cin	A	B	Cout	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

$$S = A \oplus B \oplus Cin$$

$$Cout = A.B + Cin. A \oplus B$$


Additionneur n bits

- Mise en Cascade de Full Adders
- Exemple Additionneur 4 bits




Additionneur / Soustracteur

- Utilisation du complément à 2
- $A - B = A + (-B) = A + \bar{B} + 1$
- Utilisation de l'additionneur n bits




Additionneur / Soustracteur

- $Com=0$
 - $B \oplus 0 = B$
- $S = A + B + 0$
 - Addition



Additionneur / Soustracteur

- Com=1
 - $B \oplus 1 = \bar{B}$
- $S = A + \bar{B} + 1$
 - Soustraction



Rappels de Séquentiel

- Compteurs
- Bascules
- Latches
- Registres
- Machines à états

Circuits séquentiels


- La sortie dépend non seulement des entrées actuelles (comme dans le circuit combinatoire), mais de la séquence des entrées passée.
- Les circuits séquentiels stockent des bits, également connus pour avoir des «états»
- Exemple simple: un circuit qui compte en binaire
- Dans ce chapitre, nous allons:
 - Concevoir un composant qui stocke un bit, une bascule, qui stocke un bit
 - Combiner ce bloc pour réaliser un stockage multi-bits - un registre
 - Décrire le comportement séquentiel à l'aide d'une machine à états finis
 - Convertir une machine à états finis en contrôleur - un circuit séquentiel comportant un registre et une logique combinatoire

Bascules / Latches

- Éléments de Mémoire
 - Asynchrone
 - Bascule JK
 - Bascule RS
 - Synchrone sur niveau
 - Latch D
 - Synchrone sur front
 - Bascule D
 - Bascule T


Latch D

- Mémorisation sur Niveau
- En fonction du signal d'horloge
- $H=0 \rightarrow$ Verrouillage: $Q^+=Q$
- $H=1 \rightarrow$ Acquisition: $Q^+=D$




Bascule D

- Mémorisation sur Front
- En fonction du signal d'horloge
- $H = \uparrow$ Acquisition: $Q^+ = D$
- $H = 0, 1, \downarrow$ Mémorisation: $Q^+ = Q$




Entrées de Forçage

- Initialisation ASYNCHRONE de la Bascule (Latch)
- Entrée de Set $\rightarrow$ Mise à 1
- Entrée de Reset $\rightarrow$ Mise à 0
- Intérêt: Permettent de démarrer un dispositif sans avoir de valeurs indéterminées dans les bascules




Registres

- Association de Bascules
- Réalisant la même fonction au même instant
- Fonction Chargement parallèle




Registres

- Association de Bascules
- Réalisant la même fonction au même instant
- Fonction Décalage à Droite (Chargement Série par le MSB)




Registres

- Association de Bascules
- Réalisant la même fonction au même instant
- Fonction Décalage à Gauche (Chargement Série par le LSB)




Registres

- Association de Bascules
- Réalisant la même fonction au même instant
- Fonction Rotation à Droite (Rebouclage sur le MSB)




Registres

- Association de Bascules
- Réalisant la même fonction au même instant
- Fonction Rotation à Gauche (Rebouclage sur le LSB)




Registres

- Association de Bascules
- Réalisant la même fonction au même instant
- Fonction RAZ synchrone





Registres

- Association de Bascules
- Réalisant la même fonction au même instant
- Fonction mémorisation (Maintien de valeur)



Registre Multifonctions

- Ajout de multiplexeur devant chaque bascule pour sélectionner la fonction désirée
- ☐ Ex: chargement parallèle + mémorisation



Registres Multifonctions

- ☐ Ajout de multiplexeur devant chaque bascule pour sélectionner la fonction désirée
- ☐ Ex: chargement parallèle + mémorisation





Table des Fonctionnalités

Fonction	Com
Mémo	0
Chgt //	1

Compteurs

- Registre + Incrémenteur
- État du Compteur mémorisé dans les bascules



Compteurs

- Compteurs Multifonctions
 - Chargement Valeur Initiale
 - Remise à Zéro Synchrone
 - Compteur / Décompteur
- Architecture similaire à un registre multifonctions

Compteur à cycle complet et compteur à cycle incomplet

- Un compteur à cycle complet est un compteur ayant n bascules et qui compte de 0 à $2^n - 1$ puis revient à zéro
- Un compteur à cycle incomplet est un compteur ayant n bascules et qui compte de 0 à m avec $m < 2^n - 1$

Exercices

- Donner l'algorithme et le schéma RTL d'un compteur complet (0-15)
- Donner l'algorithme et le schéma RTL d'un compteur incomplet (0 à 11) ayant une remise à zéro asynchrone
- Donner l'algorithme et le schéma RTL d'un compteur incomplet (0 à 11) ayant une remise à zéro synchrone
- Traduire l'algorithme suivant en schéma RTL $retval=f(a,b)$
 - Tant que 1=1
 - $x=x+1$
 - Si $x=1$ alors $y=a$
 - Sinon si $x=2$ alors $y=b$
 - Sinon si $x=3$ alors $y=a+b$
 - Sinon $y=0$
 - Fin si
 - Si $x=4$ alors $x=0$ fin si
 - Fin tant que

Exercices

- Traduire l'algorithme suivant en schéma RTL

Tant que 1=1

$x = x + 1$

Si $x = 1$ alors $y = a$

 Sinon si $x = 2$ alors $y = b$

 Sinon si $x = 3$ alors $y = a + b$

 Sinon $y = 0$

Fin si

Si $x = 4$ alors $x = 0$ fin si

Fin tant que

Exercices

- Traduire l'algorithme suivant en schéma RTL

```
: int x, y;
```

```
1: while (1) {
```

```
2:   while (!go_i);
```

```
3:   x = x_i;
```

```
4:   y = y_i;
```

```
5:   while (x != y) {
```

```
6:     if (x < y)
```

```
7:       y = y - x;
```

```
       else
```

```
8:       x = x - y;
```

```
     }
```

```
9:   d_o = x;
```

```
}
```

